contact@brightelligence.com +48 888 888 351

Publikacje

Parallel model of chemical reactions on a grained molecular level,

Parallel model of chemical reactions on a grained molecular level

ARUZ, HPC 2 sierpnia, 2023 Czasopismo: Computer Physics Communications Data publikacji: 2 sierpnia 2023 DOI: 10.1016/j.cpc.2023.108884 Typ dostępu: Otwarty / Bezłatny (bezpośredni link) Link: http://dx.doi.org/10.1016/j.cpc.2023.108884   Streszczenie In this paper, the model of chemical reactions on grained molecular level is presented. This model allows simulating...
Simulation of diffusion in dense molecular systems on ARUZ – Massively-parallel FPGA-based machine,

Simulation of diffusion in dense molecular systems on ARUZ – Massively-parallel FPGA-based machine

ARUZ, HPC 11 listopada, 2022 Czasopismo: Computer Physics Communications Data publikacji: 11 listopada 2022 DOI: 10.1016/j.cpc.2022.108591 Typ dostępu: Otwarty / Bezpłatny (bezpośredni link) Link: http://dx.doi.org/10.1016/j.cpc.2022.108591   Streszczenie In this paper, the implementation of a molecular diffusion model named Dynamic Lattice Liquid (DLL) is discussed. Two algorithms, sequential and parallel, implementing...
Molecular Diffusion Simulation on ARUZ – Massively-parallel FPGA-based Machine,

Molecular Diffusion Simulation on ARUZ – Massively-parallel FPGA-based Machine

ARUZ, HPC 30 lipca, 2021 Czasopismo: 2021 28th International Conference on Mixed Design of Integrated Circuits and System Data publikacji: 30 lipca 2021 DOI: 10.3390/electronics9091482 Typ dostępu: Zamknięty / Płatny (IEEEXplorer) Link: http://dx.doi.org/10.23919/MIXDES52406.2021.9497622   Streszczenie In this paper, the implementation of a molecular diffusion model...
Methodology of Firmware Development for ARUZ — An FPGA-Based HPC System,

Methodology of Firmware Development for ARUZ — An FPGA-Based HPC System

ARUZ, HPC 10 września, 2020 Czasopismo: MDPI Electronics Data publikacji: 10 września 2020 DOI: 10.3390/electronics9091482 Typ dostępu: Otwarty / Bezpłatny (bezpośredni link) Link: http://dx.doi.org/10.3390/electronics9091482   Streszczenie ARUZ is a large scale, massively parallel, FPGA-based reconfigurable computational system dedicated primarily to molecular analysis. This paper presents a...
Open-Source Coprocessor for Integer Multiple Precision Arithmetic,

Open-Source Coprocessor for Integer Multiple Precision Arithmetic

HPC, SRUP 20 lipca, 2020 Czasopismo: MDPI Electronics Data publikacji: 14 lipca 2020 DOI: 10.3390/electronics9091482 Typ dostępu: Otwarty / Bezpłatny (bezpośredni link) Link: http://dx.doi.org/10.3390/electronics9071141   Streszczenie This paper presents an open-source digital circuit of the coprocessor for an integer multiple-precision arithmetic (MPA). The purpose of this...
From the Dynamic Lattice Liquid Algorithm to the Dedicated Parallel Computer – mDLL Machine,

From the Dynamic Lattice Liquid Algorithm to the Dedicated Parallel Computer – mDLL Machine

HPC, mDLL 24 grudnia, 2018 Czasopismo: Computational Methods in Science and Technology Data publikacji: 24 grudnia 2018 DOI: 10.12921/cmst.2018.0000054 Typ dostępu: Otwarty / Bezpłatny (bespośreni link) Link: http://dx.doi.org/10.12921/cmst.2018.0000054   Streszczenie The designing, production and testing of the mDLL machine led to the development of such...
ARUZ — Large-scale, massively parallel FPGA-based analyzer of real complex systems,

ARUZ — Large-scale, massively parallel FPGA-based analyzer of real complex systems

ARUZ, HPC 1 listopada, 2018 Czasopismo: Computer Physics Communications Data publikacji: 1 listopada 2018 DOI: 10.1016/j.cpc.2018.06.010 Typ dostępu: Płatny (Elsevier) Link: https://doi.org/10.1016/j.cpc.2018.06.010   Streszczenie This paper presents general information about ARUZ, a scalable, fully parallel data processing system equipped with low-latency communication channels, designed for simulations of interactions...
IP core for MPA computations,

IP core for MPA computations

HPC, SRUP 22 czerwca, 2018 Konferencja: 2018 MIXDES - 25th Międzynarodowa Konferencja "Mixed Design of Integrated Circuits and Systems" Data publikacji: 22 czerwca 2018 DOI: 10.23919/MIXDES.2018.8436868 Typ dostępu: Płatny (IEEE Xplore) Link: https://dx.doi.org/10.23919/MIXDES.2018.8436868   Streszczenie In this paper, we present an IP core of coprocessor...
Od algorytmu dynamicznej cieczy sieciowej do dedykowanego komputera równoległego II – maszyna mDLL,

Od algorytmu dynamicznej cieczy sieciowej do dedykowanego komputera równoległego II – maszyna mDLL

HPC, mDLL 1 listopada, 2017 Czasopismo: Przegląd Elektrotechniczny Data publikacji: 1 listopada 2017 DOI: 10.15199/48.2017.11.34 Typ dostępu: Płatny (SIGMA-NOT) Link: https://doi.org/10.15199/48.2017.11.34   Streszczenie W artykule opisano złożenia projektowe, budowę i realizację maszyny przeznaczonej do symulacji zjawisk zachodzących w wieloskładnikowych układach molekularnych. Przedstawiony system elektroniczny zbudowano...
FPGA implementation of the multiplication operation in multiple-precision arithmetic,

FPGA implementation of the multiplication operation in multiple-precision arithmetic

HPC, SRUP 23 czerwca, 2017 Konferencja: 2017 MIXDES - 24th Międzynarodowa Konferencja "Mixed Design of Integrated Circuits and Systems" Data publikacji: 23 czerwca 2017 DOI: 10.23919/MIXDES.2017.8005214 Typ dostępu: Płatny (IEEE Xplore) Link: https://dx.doi.org/10.23919/MIXDES.2017.8005214   Streszczenie Although standard 32/64-bit arithmetic is sufficient to solve most of...